主板的復位與時(shí)鐘

當CLK信號有問(wèn)題 ,可能會(huì )使得 RESET信號異常 ,相對的 ;如果RESET信號有
問(wèn)題 ,可能會(huì )使得輸出端的CLK信號異常 .
RESET信號的輸入控制來(lái)源計有 :
1. POWER GOOD信號---當打開(kāi)電源供給器 ,POWER GOOD信號為低準位 ,等
到 POWER OUTPUT電壓達到穩定時(shí) ,POWER GOOD信號才轉為 HIGHT .
2. Hardware Reset .
3. Keyboard Controllor RC信號腳位(PIN21) .
4. 內部 SHUT-DOWN 電路 .
CLK 信號的輸出信號計有 :
1. CPU CLK .
2. ISA BUS CLK .
3. PCI BUS CLK .
4. VLSI IC CLK .
5. SLOT OSC .
RESET 信號的輸出信號計有 :
1. CPU RESET .
2. ISA RESET .
3. PCI RESET .
4. CHIPSET RESET .
5. NPU RESET .
RESET 故障可能原因 :
1. POWER GOOD .
2. Hardware Reset .
3. Keyboard Controllor (8742 PIN21) RC .
4. 影響 RESET 信號產(chǎn)生之 CLK 輸入信號 .
5. SHUT-DOWN 邏輯或 CHIPSET 故障 .
CLK 故障可能原因 :
1. CLK 產(chǎn)生電路 :目前都有專(zhuān)屬的CLOCK GENERATOR ,需追蹤相關(guān)電路及組件 .
2. CLK 同步電路 :大都和相關(guān)的 RESET 信號被整合至 CHIPSET ,再由CHIPSET
OUTPUT .
3. CLK 緩沖器 :緩沖 IC 故障或其 Controllor PIN .
CPU Interface信號說(shuō)明
A20GATE(A20 GATE)
Super I/O的port92緩存器中，SGA20 bit若設為1，則A20GATE輸出為High，若設為0，則A20GATE輸出為L(cháng)ow。
A20M#(Mask A20地址位20遮蔽)
A20M#訊號是由ICH輸出至CPU的訊號。此訊號是讓CPU在Real Mode(真實(shí)模式)時(shí)仿真8086只有1M Byte(1兆字節)地址空間，當超過(guò)1Mbyte地址空間時(shí)A20M#為L(cháng)OW，A20被驅動(dòng)為0而使地址自動(dòng)折返到第一個(gè)1M Byte地址空間上。
RCIN#(Keyboard Controller Reset Processor鍵盤(pán)控制重置CPU)
RCIN#訊號是由SuperI/O輸出至ICH。鍵盤(pán)控制SuperI/O產(chǎn)生RCIN#訊號至ICH，經(jīng)由ICH再輸出INIT#訊號至CPU，進(jìn)而達到重置CPU的目的。
INIT(Initialization啟始)
為一由ICH輸出至CPU的訊號，與RESET功能上非常類(lèi)似，但與RESET不同的是CPU內部L1 Cache和浮點(diǎn)運算操作狀態(tài)并沒(méi)被無(wú)效化。但TLB(地址轉換參考緩存器)與BTB(分歧地址緩存器)內數據則被無(wú)效化了。INIT另一點(diǎn)與RESET不同的是CPU必須等到在指令與指令之間的空檔才會(huì )被確認，而使CPU進(jìn)入啟始狀態(tài)。
RESET(重置)
當RESET為”HIGH”時(shí)CPU內部被重置到一個(gè)已知的狀態(tài)并且開(kāi)始從地址OFFFFFFFOH讀取重置后的第一個(gè)指令。CPU內部的TLB(地址轉換參考緩存器)、BTB(分歧地址緩存器)以及SDC(區段地址轉換高速緩存)當重置發(fā)生時(shí)內部數據全部都變成無(wú)效。
FERR#(Numeric Coprocessor Error浮點(diǎn)運算錯誤)
為一CPU輸出至ICH的訊號。當CPU內部浮點(diǎn)運算器發(fā)生一個(gè)不可遮蔽的浮點(diǎn)運算錯誤時(shí)，FERR#被CPU驅動(dòng)為L(cháng)OW。
IGNNE#(Ignore Numeric Error忽略數值錯誤)
為一ICH輸出至CPU的訊號。當CPU出現浮點(diǎn)運算錯誤時(shí)需要此訊號響應CPU。IGNNE#為L(cháng)OW時(shí)，CPU會(huì )忽略任何已發(fā)生但尚未處理的不可遮蔽的浮點(diǎn)運算錯誤。但若IGNNE#為HIGH，又有錯誤存在時(shí)，若下一個(gè)浮點(diǎn)指令是FINIT、FCLEX、FSAVE….等浮點(diǎn)指令時(shí)中之一時(shí)，CPU會(huì )繼續執行這個(gè)浮點(diǎn)指令但若指令不是上述指令時(shí)CPU會(huì )停止執行而等待外部中斷來(lái)處理這個(gè)錯誤。
SMM操作模式其功能在于提供系統設計師利用SMM模設計如:系統省電管理(System Power Management)或系統安全裝置(System Security)….等高階系統操作管理的程序。
SMI#(System Management Interrupt系統管理中斷)
為一由ICH輸出至CPU的訊號。當CPU偵測到SMI#為L(cháng)OW時(shí)，即進(jìn)乞SMM模式(系統管理模式)并到SMRAM(System Management RAM)中讀取SMI#處理程序，當CPU在SMM模式時(shí)NMI、INTR及SMI#中斷訊號都被遮蔽掉，必需等到CPU執行RSM(RESUME)指令后SMI#、NMI及INTR中斷訊號才會(huì )被CPU認可。
SMIACT#(系統管理中斷認可)
為一由CPU輸出至ICH的訊號。SMIACT#是CPU響應SMI#的訊號，當CPU進(jìn)入SMM模式時(shí)即會(huì )驅動(dòng)SMIACT#為L(cháng)OW，且會(huì )持續被驅動(dòng)為L(cháng)OW，一直等到CPU執行RSM指令而到正常模式時(shí)，才會(huì )被驅動(dòng)為HIGH。
INTR(Processor Interrupt可遮蔽式中斷)
為一由ICH輸出對CPU提出中斷要求的訊號，外圍設備需要處理數據時(shí)，對中斷控制器提出中斷要求，當CPU偵測到INTR為high時(shí)，CPU先完成正在執行的總線(xiàn)周期，然后才開(kāi)始處理INTR中斷要求。
NMI(Non-Mask able Interrupt不可遮蔽式中斷)
為一由ICH輸出對CPU提出中斷要求的訊號，CPU處理NMI中斷要求時(shí)并不向系統的中斷控制器讀取中斷向量，NMI的中斷向量為CPU內部預先設定中斷向量

頂一下，不錯值得表?yè)P！

好東西！學(xué)習中！

好東西,學(xué)習了.