筆記本主板各種信號說(shuō)明（其余的煩請各位達人繼續補充，或者有什么錯誤的請指教）

筆記本主板各種信號說(shuō)明（其余的煩請各位達人繼續補充，或者有什么錯誤的請指教）
   很多的人在看筆記本圖紙時(shí)，對里面的各種代號，弄不清楚！其實(shí)這些都是英文縮寫(xiě)！

( R  I3 s1 s! D2 r2 I3 Q7 r3 j! N  首先說(shuō)ALW,它的英文全稱(chēng)是Alway,意思是總是，如+5VALW,它用在當電源插上后，這個(gè)電壓就應該都有的，所以我們在插上電源后，只有是ALW，不管是3VALW,還是5VALW，只要是ALW，都應該有它相應的電壓，它是給開(kāi)機電路用的，如EC等。
0 J( w' b% X. Y! _7 P   其次是SUS，它的英文全稱(chēng)是Suspend,意思是延緩，掛起的意思，如+3VSUS（SLP_S5# CTRLD POWER這些將在上電時(shí)序中講解）它的電壓產(chǎn)生實(shí)在A(yíng)LW的電壓后面，當接收到 SUS_on控制電壓后就會(huì )產(chǎn)生此一系列的電壓，此電壓不是主要供給電壓，只是為下一步的電壓產(chǎn)生提供鋪墊，但不代表這電壓不重要，沒(méi)有SUS電壓，后面的電壓就不會(huì )產(chǎn)生。
  再次是RUN電壓，RUN電壓沒(méi)有縮寫(xiě)，它的意思就是跑、運行的意思，這個(gè)才是南北橋工作的主要電壓，當然南北橋也需要SUS電壓。系統真正運行的話(huà)就需要RUN電壓正常，如果RUN電壓不穩定會(huì )造成主板的不穩定。
   未完請繼續………………………………………………………………………………………

轉帖
3 [2 h- o( @% {- c7 F來(lái)自http://www.chinafix.com.cn/bbs/thread-22443-1-1.html

$ Q! N, P# ], z, B
PLTRST#
$ s) E- Y! s6 f5 _' v& w. i5 S, R    總復位信號: PLTRST#是Intel® ICH9整個(gè)平臺的總復位(如：I/O、 BIOS芯片、網(wǎng)卡、 北橋等等)。在加電期間及當S/W信號
+ q) h7 \3 r: l  Q3 \! ~
通過(guò)復位控制寄存器（I/O 寄存器 CF9h）初始化一個(gè)硬復位序列時(shí)ICH9確定PLTRST#的狀態(tài)。在PWROK和VRMPWRGD為高電平之后ICH9
. Q; a4 {. q2 a0 h7 U& E. z3 `: N8 v
驅動(dòng)PLTRST#最少1毫秒是無(wú)效的。當初始化通過(guò)復位控制寄存器 (I/O 寄存器 CF9h)時(shí)ICH9驅動(dòng)PLTRST#至少1毫秒是有效的。
注釋: 只有VccSus3_3正常時(shí)PLTRST#這個(gè)信號才起作用.

THRM#        熱報警信號:激活THRM#為低電平信號使外部硬件去產(chǎn)生一個(gè)SMI#或者SCI信號

THRMTRIP#
/ W. k; W7 |2 M' I   熱斷路信號: 當THRMTRIP#信號為低電平型號時(shí)，從處理器發(fā)出熱斷路型號，ICH9馬上轉換為S5狀態(tài)。ICH9將不等待來(lái)自處理器的
/ ~- U+ G7 n* o: n2 l. N6 ]5 P
. I! g: z0 y- v. f/ }4 ?準予停止的信號返回便進(jìn)入S5狀態(tài)。
4 Z6 H' B' u. l% n+ ~8 [/ _+ o
SLP_S3#         
) q8 k) d# y! g* b! M  S3 休眠控制信號: SLP_S3# 是電源層控制。當進(jìn)入S3（掛起到內存）、S4（掛起到硬盤(pán)）、S5（軟關(guān)機）狀態(tài)時(shí)這個(gè)信號關(guān)掉所
! ]2 z9 E- u( n5 g' R
" c/ f" Y  M2 ~# p1 W3 Y有的非關(guān)鍵性系統電源。
0 Z2 b5 H" P  r2 ]+ p
SLP_S4#       
' }' T: F: m. Y! W$ |5 c  S4 休眠控制信號: SLP_S4# i是電源層控制信號. 當進(jìn)入S4（掛起到硬盤(pán)）、S5（軟關(guān)機）狀態(tài)時(shí)這個(gè)信號關(guān)掉所有的非關(guān)鍵性系
* l7 S7 ?0 y% L+ _
- S2 h# F8 g  o/ n統電源。
注釋: 這個(gè)Pin腳以前常用于控制ICH9的DRAM電源循環(huán)功能.
注釋:在一個(gè)系統中關(guān)于Intel的AMT的支持，這個(gè)信號常用于控制DRAM的電源，
. a0 ]5 s. t# P: H2 B4 ~注釋?zhuān)涸贛1狀態(tài)下（當主機處于S3、S4、S5狀態(tài)及可操作子系統運行狀態(tài)）這個(gè)信號被強制為高電平連同SLP_M#給DIMM提供充足的電

8 b8 _) t9 l$ b1 m: ~5 ]源用于可操作子系統。

SLP_S5#       
  S5 休眠控制信號: SLP_S5# 是一個(gè)電源層控制信號.當系統進(jìn)入S5（軟關(guān)機）狀態(tài)時(shí)SLP_S5# 用于關(guān)閉系統所有的非關(guān)鍵性電源。
- v+ X  G: i' W5 @' b6 S
SLP_M#       
+ K  r/ o7 m  @' X' R  可操作睡眠狀態(tài)控制信號:用于電源層控制Intel AMT子系統。如果不存在可操作引擎固件，SLP_M#將與SLP_S3#同步。
9 y0 v, X" w, t, V
) {$ z7 P% c' Y6 L, xS4_STATE#
. L* z: @2 p- d# |9 k8 F  S4 狀態(tài)指針信號:當機器在S4或者S5狀態(tài)下該信號為低電平有效。當機器在S3狀態(tài)時(shí)可操作性引擎強制SLP_S4#連同SLP_S4#處于高

電平，這個(gè)信號能用于其它設備了解本機的當前狀態(tài) 。

強力支持！
努力

PWROK
  電源正常信號:所有電源分配總線(xiàn)穩定99ms以及PCICLK穩定1ms時(shí)，PWROK給南橋一個(gè)有效標志。. PWROK可以異步驅動(dòng)。PWROK低電
6 q: ~* H4 |' f. J0 Y' H
平的，南橋就會(huì )認為PLTRST#有效。
注釋: 1. 在正常的三個(gè)RTC時(shí)鐘周期里南橋使電源完全復位并生成完整的PLTRST#信號輸出，PWROK必須是最小值處于無(wú)效狀態(tài)。
2. PWROK必須無(wú)假信號，即使RSMRST#是低電平。

CLPWROK
  控制LINK電源正常信號:當CLPWROK有效時(shí)，表示從電源到控制LINK子系統（北橋、南橋等）是穩定的以及通知南橋使CL_RST#無(wú)效

& C' K$ J0 g* p% j$ _直到北橋收到這個(gè)信號。
注釋:RSMRST#無(wú)效之前CLPWROK不許有效。
注釋:在PWROK有效之后CLPWROK不許有效。
8 f( f1 }- j. U$ l% Z% m; P
6 v3 m) [% P4 s7 nPWRBTN#
  電源按鈕:電源按鈕將引起SMI#或者SCI來(lái)指出系統的一個(gè)睡眠狀態(tài)。如果系統已經(jīng)是睡眠狀態(tài)，那么這個(gè)信號將觸發(fā)一個(gè)喚醒事件
5 Y! P% J, m2 X* v# L
1 X9 J0 N4 O- V' I8 B。如果PWRBTN#有效時(shí)間超過(guò)4s，不管系統在S0、S1、S3、S4狀態(tài)，這時(shí)都會(huì )無(wú)條件轉換到S5狀態(tài)。這個(gè)信號的內部有一個(gè)上拉電阻

及輸入端有一個(gè)內設的16ms防反跳的設計。

" T6 P" S# v* l. R, O: k. bRI#
  鈴聲提示: 這個(gè)信號是一個(gè)來(lái)自Modem的輸入信號。它允許一個(gè)喚醒事件，在電源故障的時(shí)候進(jìn)行保護 。

SYS_RESET#
/ Q6 o+ _% b/ m( l, @# ^  系統復位:防反跳之后這個(gè)信號強制一個(gè)內部的復位。如果SMBus空閑，南橋將馬上復位，另外，在系統強迫一個(gè)復位之前，
2 n; d! C$ o6 r* V- \
SYS_RESET#將等待25ms±2ms直到SMBus空閑。
' o) S1 O; b( Y! I% P# h
RSMRST#
$ l, M5 |1 F  ]& t$ V  恢復常態(tài)的復位信號:這個(gè)信號用于重置供電恢復邏輯, 所有電源都有效至少10ms這個(gè)信號才會(huì )起作用,當解除有效后,這個(gè)信號是

掛起的匯流排穩定的一個(gè)標志 。
: {6 f. M9 V8 J
6 y2 l* p& l) v( ^: P4 x1 y# MLAN_RST#
+ t1 W9 J! ^) s$ X2 A3 _  LAN 復位:當這個(gè)信號有效的時(shí)候，在LAN內部控制器進(jìn)行復位，在LAN的ccLAN3_3 和 VccLAN1_05及VccCL3_3電源正常狀態(tài)下該信
; i4 i/ J/ a& t* O3 \
號才會(huì )有效。當解除有效后,這個(gè)信號是LAN匯流排穩定的一個(gè)標志
注釋: 1. 在RSMRST# 解除有效之前LAN_RST# 必須是有效的。
' D( n: R6 m2 F& ?, l2. 在PWROK有效之后，LAN_RST# 必須有效。
* L' b7 f( Z! p9 J' b9 k/ _3. 在VccLAN3_3 和 VccLAN1_05及VccCL3_3電源都正常的情況下LAN_RST#必須有效1ms。
5 o; [: u8 N) y; w1 |4. 如果集成網(wǎng)卡不用LAN_RST#可以把它連接到Vss。

4 w, M& U9 F- w1 u7 R% @WAKE#
  PCI Express* 喚醒事件 :邊帶喚醒信號在PCI Express插槽上有部件并發(fā)出喚醒請求信號 。
  P, L- Q) l2 w& i3 {4 X
7 i3 `0 {6 X# _MCH_SYNC#
  北橋同步信號:這個(gè)輸入信號與PWROK在內部是相與的，該信號連接到北橋的ICH_SYNC# 輸出端。
, j; W# Y* k" ?8 T# s
/ b8 {! w& |0 ^# [4 ]1 O# JSUS_STAT# / LPCPD#
  掛起狀態(tài)信號:該信號有效表明系統馬上要進(jìn)入低功率狀態(tài)。它能監控這些設備以及內存從正常模式進(jìn)入掛起模式，也能用于隔離

' \4 o& ]* U2 [! Y其它外圍設備的輸出并關(guān)閉它們的電源，該信號在LPC I/F上調用LPCPD#來(lái)實(shí)現的。

SUSCLK
3 }" m, x2 C% d1 [# e  掛起時(shí)鐘信號:這個(gè)時(shí)鐘是RTC時(shí)鐘發(fā)生器通過(guò)其它芯片產(chǎn)生的時(shí)鐘來(lái)輸出的。

0 T: @8 n: z. \6 k6 {+ \0 CVRMPWRGD
, G4 L/ ]& f7 U2 {$ l6 k  CPU電源正常信號:這個(gè)信號直接連接到CPU電源管理芯片，該信號正常表示VRM是穩定的。這個(gè)輸入信號與PWROK在內部是相與的
這個(gè)信號在掛起的時(shí)候是正常。
6 o' ~6 P# @: z& [( ^; O: N0 L
4 h: D- c5 g7 k8 tCK_PWRGD
" ~; ]* w$ Z! d4 f8 Y% G  時(shí)鐘脈沖發(fā)生器電源正常信號:當主電源有效時(shí)這個(gè)信號去時(shí)鐘發(fā)生器，當SLP_S3#和VRMPWRGD兩個(gè)信號都為高電平時(shí)這個(gè)信號也是

高電平有效。  
& k  Z1 X7 G2 j+ I
  @  s' u/ S  gPMSYNC# (僅用于筆記本電腦) / GPIO0  
8 s8 p! l$ `. l  u$ ?  電源管理同步信號:當該信號有效，在退出C5或者C6時(shí)該信號由北橋使CPUSLP#這個(gè)腳無(wú)效。這個(gè)信號也可以用于GPIO。

/ y0 B- U! A. ]: ?CLKRUN# (僅用于筆記本電腦)/ GPIO32 (僅用于桌面電腦)  
  PCI時(shí)鐘運行信號: 這個(gè)信號用于支持PCICLKRUN協(xié)議。當連接到外部設備時(shí)需要申請重啟時(shí)鐘或者預防時(shí)鐘停止。
$ j# T/ a# d" U2 a
5 {# p3 `; r) D6 n2 J2 U+ BDPRSLPVR (僅用于筆記本電腦) / GPIO16  
+ c+ I, ]" H# |6 e! P. U 更深層睡眠-穩壓信號:這個(gè)信號用于VRM在C4狀態(tài)下將電壓降到更低。當這個(gè)信號為高電平，穩壓器輸出更低的深睡眠電壓。該信號

為低電平時(shí)（默認值為低電平），穩壓器輸出正常的電壓。 （穩壓器指VRM：Voltage Regulator Module）

. O" Z8 K4 y. i0 {  ^' LDPRSTP# (僅用于筆記本電腦) / TP1 (僅用于桌面電腦)
  深度停機信號:這是DPRSLPVR信號的一個(gè)復制，低電平有效。

支持，謝分享呀

不錯,頂,

這是我最需要的。謝謝樓主

建議將此貼加到精華區，供大家學(xué)習參考

這是我最需要的。謝謝樓主

信號        類(lèi)型        說(shuō)明
ADS#        I/O        Address Strobe：地址鎖存信號，系統總線(xiàn)通過(guò)這個(gè)信號向芯片組發(fā)送請求階段2個(gè)周期中的第一個(gè)周期。GMCH芯片可以通過(guò)這個(gè)信號通過(guò)這個(gè)信號監視循環(huán)和打斷數據傳輸
BNR#        I/O        Block Next Request：次級申請阻止，當一個(gè)新的申請信號發(fā)出時(shí)，此信號可以組織申請總線(xiàn)信號的其他申請信號。這個(gè)信號可以靈活地控制CPU總線(xiàn)引腳
BPRI#        O        Bus Priority Request：總線(xiàn)優(yōu)先權申請，GMCH芯片是唯一有權控制總線(xiàn)優(yōu)先權的芯片，這個(gè)信號在HCLK#信號有效時(shí)可以對系統總線(xiàn)產(chǎn)生作用
' r6 Q* t$ L: A. @5 t+ {3 XBREQ0#        I/O        Bus Request 0：總線(xiàn)申請0，GMCH芯片在CPURST#信號有效期間內把BREQ0#信號拉低，
CPURST#        O        CPU Reset：處理器復位，當ICH芯片發(fā)出的PCIRST#信號后，GMCH芯片會(huì )向CPU發(fā)送CPURST#信號，來(lái)將CPU復位
, s3 |6 H+ |+ I* i- ?: S+ n) aDBSY#        I/O        Data Bus Busy：數據總線(xiàn)繁忙信號，當多路數據同時(shí)傳輸時(shí)，此信號可以保障數據傳輸
DEFER#        O        Defer：延遲，按照GMCH芯片的延遲要求進(jìn)行定期延遲信號，另外此信號也為CPU重新嘗試操作提供了時(shí)間保障
DIVN[0：3]#        I/O        Dynamic Bus Inversion：動(dòng)態(tài)總線(xiàn)反向信號，和HD[0:63]信號一起被驅動(dòng)，信號被取反后發(fā)送
& I- j; a( u* K* o5 P* cDPSLP#        I        Deep sleep：深度待機，此信號由ICH芯片驅動(dòng)，為CPU提供C3或C4狀態(tài)的控制
6 K* E0 X1 v# T* N2 V6 U- b, ADRDY#        I/O        Data Ready：數據準備完成，當數據在傳輸之前，準備完成后，產(chǎn)生這個(gè)信號，數據等待傳輸
HA[31:3]#        I/O        Host Address Bus：主機地址總線(xiàn)，HA[31:0]信號與CPU的地址總線(xiàn)相連，注意CPU的地址總線(xiàn)是被取反的
HADSTB[1:0]#        I/O        Host Address Strobe：主地址鎖存信號，HA[31:3]#信號與CPU總線(xiàn)相連，在CPU周期內，HA[31:3]# 和 HREQ[4:0]#有2倍的轉換比率
HD[63:0]#        I/O        HOST DATA：主機數據總線(xiàn)，這個(gè)信號與CPU的數據總線(xiàn)相連，HD[63:0]在數據總線(xiàn)上以4倍速速率進(jìn)行傳輸。注意：數據信號在處理器上傳輸時(shí)被置反
HDSTBP[3:0]#
HDSTBN[3:0]#        I/O        Differential Host Data Strobes：差分主機數據選通信號，這個(gè)信號用于同步傳輸多路HD[63:0]信號和DIVN[3:0]信號
9 ?& @; a7 W9 o- _選通信號        數據位
, o$ Y8 f6 Q7 l3 Z! i9 E- UHDSTBP[3]#，HDSTBN[3]#        HD[63:48]#, DINV[3]#
HDSTBP[2]#, HDSTBN[2]#        HD[47:32]#, DINV[2]#
HDSTBP[1]#, HDSTBN[1]#        HD[31:16]#, DINV[1]#
HDSTBP[0]#, HDSTBN[0]#        HD[15:0]#, DINV[0]#
3 z) M, }  r4 {1 |
6 ?, F9 ^( ]$ ~6 e& M4 E. G6 S# p2 XHIT#        I/O        Hit：高速緩存保持不變的請求總線(xiàn)
) |' `% D0 D+ ?$ p4 L- ~: f) P, W  nHITM#        I/O        Hit Modofied：高速緩存保持變更的請求總線(xiàn)，并且承擔提供總線(xiàn)的任務(wù)
/ x4 {2 h8 H+ i7 K( OHLOCK#        I/O        Host Lock：主機鎖信號，所有的CPU周期都受HLOK#信號和ADS#信號控制。當HLOCK#信號由CPU發(fā)出的時(shí)候，GMCH的內存接口將無(wú)法使用

信號        類(lèi)型        說(shuō)明
主機接口
2 Q; g, Y5 s( N% m2 tADS#        I/O        Address Strobe：地址鎖存信號，系統總線(xiàn)通過(guò)這個(gè)信號向芯片組發(fā)送請求階段2個(gè)周期中的第一個(gè)周期。GMCH芯片可以通過(guò)這個(gè)信號通過(guò)這個(gè)信號監視循環(huán)和打斷數據傳輸
BNR#        I/O        Block Next Request：次級申請阻止，當一個(gè)新的申請信號發(fā)出時(shí)，此信號可以組織申請總線(xiàn)信號的其他申請信號。這個(gè)信號可以靈活地控制CPU總線(xiàn)引腳
BPRI#        O        Bus Priority Request：總線(xiàn)優(yōu)先權申請，GMCH芯片是唯一有權控制總線(xiàn)優(yōu)先權的芯片，這個(gè)信號在HCLK#信號有效時(shí)可以對系統總線(xiàn)產(chǎn)生作用
) G4 {3 w1 a+ y0 }. @: [BREQ0#        I/O        Bus Request 0：總線(xiàn)申請0，GMCH芯片在CPURST#信號有效期間內把BREQ0#信號拉低，
CPURST#        O        CPU Reset：處理器復位，當ICH芯片發(fā)出的PCIRST#信號后，GMCH芯片會(huì )向CPU發(fā)送CPURST#信號，來(lái)將CPU復位
DBSY#        I/O        Data Bus Busy：數據總線(xiàn)繁忙信號，當多路數據同時(shí)傳輸時(shí)，此信號可以保障數據傳輸
DEFER#        O        Defer：延遲，按照GMCH芯片的延遲要求進(jìn)行定期延遲信號，另外此信號也為CPU重新嘗試操作提供了時(shí)間保障
& S0 W5 c# U! t! R1 YDIVN[0：3]#        I/O        Dynamic Bus Inversion：動(dòng)態(tài)總線(xiàn)反向信號，和HD[0:63]信號一起被驅動(dòng)，信號被取反后發(fā)送
DPSLP#        I        Deep sleep：深度待機，此信號由ICH芯片驅動(dòng)，為CPU提供C3或C4狀態(tài)的控制
DRDY#        I/O        Data Ready：數據準備完成，當數據在傳輸之前，準備完成后，產(chǎn)生這個(gè)信號，數據等待傳輸
! D6 x) q/ z1 w: _$ E2 HHA[31:3]#        I/O        Host Address Bus：主機地址總線(xiàn)，HA[31:0]信號與CPU的地址總線(xiàn)相連，注意CPU的地址總線(xiàn)是被取反的
8 J0 \7 g* r/ k: F4 IHADSTB[1:0]#        I/O        Host Address Strobe：主地址鎖存信號，HA[31:3]#信號與CPU總線(xiàn)相連，在CPU周期內，HA[31:3]# 和 HREQ[4:0]#有2倍的轉換比率
! p( Z7 z5 k4 ?: d4 G& \! t. AHD[63:0]#        I/O        HOST DATA：主機數據總線(xiàn)，這個(gè)信號與CPU的數據總線(xiàn)相連，HD[63:0]在數據總線(xiàn)上以4倍速速率進(jìn)行傳輸。注意：數據信號在處理器上傳輸時(shí)被置反
# |# I5 H$ c4 I7 o3 L& `7 Q1 ~HDSTBP[3:0]#
HDSTBN[3:0]#        I/O        Differential Host Data Strobes：差分主機數據選通信號，這個(gè)信號用于同步傳輸多路HD[63:0]信號和DIVN[3:0]信號
9 o( ~) C; k: L; y6 p8 |' b# e/ f3 @選通信號        數據位
; [% C# z8 |  Z/ H+ _$ yHDSTBP[3]#，HDSTBN[3]#        HD[63:48]#, DINV[3]#
" k5 }  k6 r# G% FHDSTBP[2]#, HDSTBN[2]#        HD[47:32]#, DINV[2]#
/ O9 S' X- v& z) A7 F% O8 nHDSTBP[1]#, HDSTBN[1]#        HD[31:16]#, DINV[1]#
" j! i7 e9 _! Y# VHDSTBP[0]#, HDSTBN[0]#        HD[15:0]#, DINV[0]#
4 _& }+ _0 o" o/ x3 H; L" s
& [9 K5 U! I: e; M) F0 uHIT#        I/O        Hit：高速緩存保持不變的請求總線(xiàn)
( s0 s0 j2 j% D8 ^3 KHITM#        I/O        Hit Modofied：高速緩存保持變更的請求總線(xiàn)，并且承擔提供總線(xiàn)的任務(wù)
HLOCK#        I/O        Host Lock：主機鎖信號，所有的CPU周期都受HLOK#信號和ADS#信號控制。當HLOCK#信號由CPU發(fā)出的時(shí)候，GMCH的內存接口將無(wú)法使用
1 @0 u8 z8 B9 o1 K3 y0 L2 kHREQ#        I/O        Host Request Command：主機申請指揮信號，給每個(gè)申請信號定義，GMCH芯片控制每個(gè)申請信號的權限
HTRDY#        O        Host Target Ready： 主機目標準備完成，此信號表示處理器處理的目標能進(jìn)入數據傳送階段
/ \$ J0 N7 V, `! \: LRS[2:0]        O        Response Status：應答狀態(tài)信號，所表示的應答信號為：
000 空閑狀態(tài)
8 A9 M; O) q1 z8 f; l7 W( |: N0 S001 再次嘗試回答
: m% [% h; v" l6 c+ _010 應答延遲
011 應答預約（不由GMCH驅動(dòng)）
100 硬件錯誤（不由GMCH驅動(dòng)）
+ p# R$ L# e  ]) n101 無(wú)數據應答
110 內部寫(xiě)回
111 正常應答
8 e8 W( m5 l2 p: k$ UDDR SDRAM接口
SCS[3:0]#        O        Chip Select：片選信號，這些引腳可以選擇特定的DDR SDRAM內存
! ]5 h* C5 E) u, v5 _, RSMA[12:0]        O        Multiplexed Memory Address：多路傳輸存儲器地址，這些信號用來(lái)為DDR SDRAM內存提供多路傳輸的行、列地址
# F9 J9 G3 u1 y' mSBA[1:0]
        O        Bank Select (Memory Bank Address)：存儲層選擇，這個(gè)信號定義每個(gè)DDR SDRAM內存中哪些層被選中
: b1 [! W0 p/ O$ V8 m' C7 jSRAS#        O        DDR Row Address Strobe： DDR行地址鎖存
SCAS#        O        DDR Column Address Strobe： DDR列地址鎖存
SWE#        O        Write Enable：寫(xiě)入允許，同SCAS#和SRAS#配合使用
SDQ[71:0]        I/O        Data Lines：數據線(xiàn)，這些數據線(xiàn)用于同DDR SDRAM內存的數據線(xiàn)連接
SDQS[8:0]        I/O        Data Strobes：數據鎖存，這個(gè)信號是為了獲取數據時(shí)使用的，在寫(xiě)周期內，SDQS[8:0]把內部存的數據連成一個(gè)環(huán)行，來(lái)保證數據不丟失，在讀周期內，SDQS[8:0]把內部存的數據排成一行，逐個(gè)讀入數據
SCKE[3:0]        O        CLOCK Enable：時(shí)鐘允許，這個(gè)引腳向DDR SDRAM內存發(fā)送刷新指令或者電源中斷指令
SMAB[5,4,2,1]        O        Memory Address Copies：存儲器地址拷貝，這個(gè)信號和SMA[5,4,2,1]是相同的，用于減少指令時(shí)鐘周期讀取地址信號的時(shí)間
. _8 d9 v' R  N/ w) x/ kSDM[8:0]        O        Data Mask：數據標記，在寫(xiě)周期的時(shí)候，這個(gè)信號如果有效，傳輸的數據將會(huì )被打上標記
, L4 z7 `. a+ h; u( i: _9 xRCVENOUT#        O        Reserved output：應答輸出
( [. x. y: @8 ~) G% H) f/ LRCVENIN#        O        Reserved input：應答輸入
+ z) A& I8 W5 O3 }- d$ BAGP接口信號
GST[2:0]        O        Status：狀態(tài)，向AGP提供狀態(tài)信號來(lái)控制AGP工作在什么工作狀態(tài)下（000~111共8種工作狀態(tài)）
GADSTB[0]        I/O        Address/Data Bus Strobe-0：地址/數據總線(xiàn)選通信號0，為AD[15:0]和C/BE[1:0]#信號提供2倍速或是4倍速的數據時(shí)鐘控制信號

這種標題才是精華，無(wú)私啊

好貼��！

學(xué)習  頂一個(gè)

謝謝  學(xué)生正需要要啊

這不錯哈.....

太精典了。。。感覺(jué)有點(diǎn)深奧。。。收藏了。。。慢慢學(xué)習。。。。

好貼。要頂呀。。。。

好貼。再頂一次。。

經(jīng)典！精華！好貼！謝謝樓主勇于奉獻的精神，向樓主致敬！